微凸塊因 IMC 造成電阻上升量的速算法

以前實驗室的學妹因為電阻估算的問題被老闆問住了,
所以跑來問我,這邊把我自己速算方式公布一下,也許以後其他學弟妹也用的到。


鏘:學長我有問題,
鏘:今天請伊澄學長做 microbump 的模擬,
鏘:想知道從銲錫全部變成 IMC、沒有 viod 生成,
鏘:電阻上升多少?
鏘:這是因為在之前我有幾個試片電遷移測試到 20% 電阻上升,
鏘:結果切開來都只有 IMC 生成,沒有看到任何 viod,
鏘:老師覺得不太可能,說之前模擬出來,
鏘:就算全部轉成 IMC,電阻上升都不到 10%,
鏘:所以他要我去請學長做 Ni UBM 的結果看上升多少?


丸:做過了。
鏘:!!!
鏘:之前不是只有寬哥的flip chip?

丸:我跟伊澄都做過了阿。
鏘:伊澄說沒有耶。
丸:嗯,那就是我記錯了,
丸:無所謂啦,老闆大概也忘記了吧,
丸:不管怎麼,做的結果呢?

鏘:學長有做過microbump的嗎?
鏘:因為 Ni/solder/Ni 牽涉到 Ni 消耗完 IMC 會變成 (Cu,Ni)6Sn5,
鏘:所以我們今天做的是先假設只有陽極端的銅和鎳都完全消耗完,
鏘:全部都與銲錫反應變成 (Cu,Ni)6Sn5,
鏘:然後陰極端的銅鎳都沒有消耗,
鏘:結果做出來電組上升 37%。


丸:量測方式呢?
鏘:這是模擬。
丸:算電阻用 daisy chain 的那種量法?
鏘:嗯嗯。
丸:妳們模擬的結構是哪一種?
丸:我走之前下單做的那種 microbump?
丸:那個直徑多少阿?

鏘:恩恩,30 um。
丸:銲錫高度呢?
鏘:高度是 16 um?
丸:原本一顆的電組多少 m-ohm?
鏘:模擬?
丸:對阿,跟實驗量的對得起來嗎?
丸:我走之前印象中 40 顆的電組大約在 1 ohm 左右吧,
丸:所以一顆就是 25 m-ohm,
丸:銲錫高度 16 um 的電阻有特別高或低嗎?

鏘:21~25 m-ohm 左右。
鏘:16 是中 bump height。

丸:中 bump height 的銲錫高度 16 um?
鏘:嗯啊,矮的是 8 um、高的是 20 um,
丸:你們算出來銲錫裡面的 crowding ratio 是多少?
鏘:crowding ratio = 1.2 以內
鏘:銲錫只有 15 um

丸:這樣的話 37% 蠻合裡的阿,
丸:妳只要是問這個數字合不合理,原因是什麼吧?

丸:我去一下洗手間,等一下跟妳講原因。
鏘:嗯嗯嗯,為什麼跟 flip chip 差那麼多?


丸:
要搞清楚銲錫的電阻上升合不合理,要弄清楚幾個要素:
1. Current Crowding
2. 試片結構
3. 電阻上升的原因 (=微結構變化的種類與位置)
4. 量測方法


1. Current crowding 這東西很玄,
不過在這邊妳只要記得,
這個效應代表電流在應該均勻的地方不均勻
如果這時候有微結構變化,
變化在電流集中的地方會造成比較大的電阻上升。

2. 看試片結構,
因為結構會決定銲錫吃到的 current crowding 大小,
這中間最重要的因素就是導線截面積跟 UBM 截面積的差別
這個差別決定了「UBM 與銲錫」中「可能出現的最大 crowding ratio」,
截面積差越大,crowding ratio 的 maximum 就越大;
可是 maximum 會出現在 UBM 裡,而不是銲錫裡,
所以第二要看 UBM 的厚度跟種類
UBM 可以把銲錫從電流集中最嚴重的地方隔離,
越厚、電阻率越大的 UBM 隔離效果越好,
可以最有效降低銲錫內的 crowding ratio;
其他全都是次要因素,只有在最佳化的時候才需要詳細討論。

3. 電阻上升的原因在我們的實驗中就只有兩種:
生成孔洞或 IMC。
生成孔洞在這裡不用提,
反正最後就是 open circuit 了,沒有電阻上升比例的問題,
IMC 就麻煩一點,Ni3Sn4/Cu6Sn5/Cu3Sn 各自的效果不同,
以前老闆很喜歡講「生成 IMC 體積會減少」的事情,
還特地叫我跟 QQ 哥去算了詳細的數據,
不過其實討論電阻上升的時候,下面這張表更好用:

        V   R+
Ni3Sn4 0.3 2.3
Cu6Sn5 0.5 1.9
Cu3Sn  1.3 1.0


這張表是消耗體積為 1 的銲錫時,電阻上升的倍率
白話的說,
體積(或厚度)為 1 的銲錫全部消耗生成 Ni3Sn4 時,
會消耗 0.3 體積(或厚度)的 Ni,
而這總共 1.3 體積(或厚度)的 Ni3Sn4 電阻是原本的 2.3 倍

另外兩個就同理,
還有,這張表示簡化過的,
妳要是有興趣可以自己去算精確的表。
不想記數據也可以,反正記得結論就好:
「同體積的銲錫反應成不同 IMC 時,
Ni3Sn4 時電阻會略大於原本的兩倍,
Cu6Sn5 會略小於原本的兩倍,
Cu3Sn 生成完全不會造成電阻上升。」

 

接下來快速試算一下,
我自己比較習慣的 microbump 銲錫尺寸是高度 6 um、直徑 18 um,
這樣的銲錫電阻約為 3 m-ohm,
妳的試片是 Ni/solder/Ni,銲錫高度 15 um,直徑 30 um,
高度是我的 2.5 倍,直徑是我的 1.66 倍,
也就是說,截面積約是 2.75 倍,
所以妳的銲錫電阻應該比 3 m-ohm 小不到一成,
大約是 2.7~2.8 m-ohm,
完全反應變成 Ni3Sn4,
電阻應該會上升到兩倍多,
也就是上升約 4 m-ohm,
再考慮到妳試片的 crowding ratio 是 1.2,
跟 IMC 生成時體積縮小造成的截面積減少,
電阻的實際上升量應該介在 5~7 m-ohm 之間,
用每顆銲錫 20 m-ohm 計算就相當於 25~35%,
所以我才會說你們的數據合理。

4. 最後的問題則是量測點的問題,
不過這個對你來說不重要,
因為你跟寬寬哥的例子都是量測入口到出口的電位差,
所以我簡單提一下就好。
基本就是,
量測的角度有沒有夾到電流集中區會嚴重影響量測到的總電阻
原理在 1. 裡就講了,
在我之前研究的 18 um 直徑 microbump 裡,
0 度跟 180 度量到的結果分別是 110 m-ohm 跟 11 m-ohm,
因為 180 度的量測點抓不到 current crowding 造成的影響。
當 UBM 厚度夠厚的時候,
銲錫內的電流集中效應會減緩,
電阻上升會很接近用 crowding ratio 線性修正得到的值,
在 18 um 直徑的 microbump 裡,
銲錫全部變成 Ni3Sn4 會讓電阻上升 4 m-ohm,
從 0 度看是上升 3.7%,從 180 度看就會變成 37%。

通常 microbump 的 UBM 都算是夠厚的,
詳細原因去看我 2012 年發的 paper 或是我的論文。

回到老闆問你的問題,
他講的 flip-chip 應該是寬寬哥做的那種,
UBM 是 Cu column,
所以上方的 current crowding 很小,
銲錫只有 10 um、直徑 150 um,
下導線 25 um 厚、100 um 寬,
所以下方的 current crowding 也很小。
這個銲錫厚度是我的 1.66 倍、直徑是 8 倍多,
面積就是約 67、68 倍,
所以銲錫部分的電阻約是 3 m-ohm 的 1/40,
大約只有 0.08 m-ohm,
給他全部變成 IMC、crowding ratio 有 3 還有頸縮好了,
電阻上升量在怎麼了不起也就 0.3~0.4 m-ohm 吧,
他的銲錫總電阻有 7 m-ohm,
主要的電阻其實來自上方的銅導線跟 UBM

所以怎麼算都不會超過 10 %,這個數據也是合理的,
更何況他的 IMC 還會變成對電阻上升根本沒貢獻的 Cu3Sn,
上面的值多少還高估了。



鏘:我有疑問,
鏘:在我的試片中,銲錫不會全部變成 Ni3Sn4
鏘:Ni 沒有那麼多,
鏘:我是假設他變成 (Cu,Ni)6Sn5、(Cu,Ni)6Sn5 = Cu6Sn5,
鏘:因為我找不到 Ni 如何影響電阻增加比例,
鏘:這樣依照學長前面第三點說的,
鏘:電阻增加的量不是應該會減少嗎?
鏘:因為 Cu6Sn5 的電阻會略小於原本的兩倍,
鏘:而且後來伊澄學長有做 Cu UBM 的 IMC joint,
鏘:他是做 20um Cu/4um Sn/20um Cu
鏘:電阻也會增加 40%


丸:妳還要考慮高度不變可是體積縮小造成的頸縮
丸:這個效應在銲錫高度小到幾個微米的時候會特別明顯,
丸:主要原因是因為 IMC 生成有個基本的厚度要求
丸:這點很玄,目前還是經驗法則,
丸:原因不明,妳先記住就好,
丸:還有 Cu IMC 多少都會有 kirkendall void 造成的影響
丸:雖然我上面的表格跟妳說 Cu3Sn 生成不會造成電阻上升,
丸:可是那是不考慮 kirkendall effect 的狀況,
丸:實際上還是會有影響的。


鏘:好唷!

沒有留言:

張貼留言